AN4253 datasheet(3/44 Pages) STMICROELECTRONICS

3 / 44 page

DocID024255 Rev 2

3/44

AN4253

Contents

5.5

Save reset flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

5.6

Clear reset flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

5.6.1

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

5.7

RGM fault handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Safe mode block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

6.1

Read current mode of the microcontroller . . . . . . . . . . . . . . . . . . . . . . . . 18

6.1.1

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

6.2

Safe mode check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

6.2.1

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6.3

Mode change to DRUN request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6.3.1

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6.4

DRUN mode check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6.4.1

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

6.5

ME fault handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

HW resource initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

7.1

AIPS protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

7.1.1

Default reset configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

7.2

PFlash controller setup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

7.2.1

Default reset configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

7.2.2

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

7.3

Core registers initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

7.3.1

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.4

Cache memory initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.4.1

Default reset configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.4.2

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.5

Branch prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.5.1

Default reset configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.5.2

Code sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.6

Clock system initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

7.6.1

Default reset configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

7.7

CLK fault handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

7.8

Software Watchdog Timer (SWT) disable . . . . . . . . . . . . . . . . . . . . . . . . 28

7.8.1

Default reset value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

AN4253 Datasheet(PDF) 3 Page - STMicroelectronics

AN4253 Datasheet(HTML) 3 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44

Datasheet Download

Link URL