DocID026377 Rev 1

3/19

AN4498

List of figures

3

List of figures

Figure 1.

Power Architecture dual-core architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Figure 2.

Lauterbach Power Architecture multicore license. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Figure 3.

Lauterbach Power Architecture multicore debug schema . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Figure 4.

T32Start dual-core example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Figure 5.

T32Start dual-core – core1 example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Figure 6.

T32Start dual-core – core2 example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Figure 7.

Batchfile - intercom & synch reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Figure 8.

Batchfile – setting debugger working directory and BDM clock . . . . . . . . . . . . . . . . . . . . . 12

Figure 9.

Batchfile – setup for multi-core debugging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Figure 10.

Batchfile – Slave core attach . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Figure 11.

Batchfile – MMU initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Figure 12.

Batchfile – SRAM initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Figure 13.

Batchfile – FLASH declaration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Figure 14.

Batchfile - loading data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Figure 15.

Batchfile - loading only source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Figure 16.

Synchronization between cores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17