Figure 3. VNH5019A daughterboard application schematic (part 1)

+5V_DB

A1

PB0/AI N0/TI M1_NCC1

A3

PB1/AI N1/TI M1_NCC2

A4

PB2/AI N2/TI M1_NCC3

A5

PB3/AI N3

A6

PB4/AI N4

A7

PB5/AI N5

A8

PB6/AI N6

A9

PB7/AI N7

A10

PE7/AI N8

A11

PE6/AI N9

A12

+5V_P erm

A2

PF0/AI N10

A13

PF3/AI N11

A14

PF4/AI N12

A15

PF5/AI N13

A16

PF6/AI N14

A17

PF7/AI N15

A18

PA3/TI M2_CC3

A19

PC1(HS)/TI M1_CC1

A21

PC2(HS)/TI M1_CC2

A22

PC3(HS)/TI M1_CC3

A23

PC4(HS)/TI M1_CC4

A24

PD0(HS)/TI M3_CC2

A25

PD2(HS)/TI M3_CC1

A26

PD3(HS)/TI M2_CC2

A27

PD4(HS)TI M2_CC1

A28

PD7/TL I

A29

PE0/CL K _CCO

A30

PE3/TI M1_BK IN

A31

PE4

A32

PC0/ADC_ETR

A20

PH0(HS)

A40

PH1(HS)

A39

PH2

A38

PH3

A37

PH4/TI M1_ETR

A36

PH5/TI M1_NCC3

A35

PH6/TI M1_NCC2

A34

PH7/TI M1_NCC1

A33

Daughterboard Socket1

STM8UB_DB1

IN_A/I NP UT1

IN_B/I NP UT2

EN/DI G_A/STATUS3

EN/DI G_B/STATUS4

CS

(I N_)P WM

CS_DI S

ID0

ID1

ID2

ID3

INP UT3

INP UT4

VBAT_SENSE

DGND

+5V

TEMP

VCC

2

1

J1