Contents

AN3320

2/29

Doc ID 18267 Rev 2

Contents

1

Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1.1

Independent A/D converter supply and reference voltage . . . . . . . . . . . . 7

1.1.2

Battery backup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

1.1.3

Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

1.2

Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

1.3

Reset & power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.3.1

Power on reset (POR) / power down reset (PDR) . . . . . . . . . . . . . . . . . . 9

1.3.2

Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.3.3

System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2

Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.1

HSE OSC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.1.1

External source (HSE bypass) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.1.2

External crystal/ceramic resonator (HSE crystal) . . . . . . . . . . . . . . . . . 13

2.2

LSE OSC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.2.1

External source (LSE bypass) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.2.2

External crystal/ceramic resonator (LSE crystal) . . . . . . . . . . . . . . . . . . 14

2.3

Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3

Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.1

Boot mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.2

Boot pin connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3.3

Embedded boot loader mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

4

Debug management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.1

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.2

SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.3

Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.3.1

SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4.3.2

Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4.3.3

Internal pull-up and pull-down resistors on JTAG pins . . . . . . . . . . . . . . 19

4.3.4

SWJ debug port connection with standard JTAG connector . . . . . . . . . 20