Contents

AN4655

2/21

DocID027483 Rev 1

Contents

1

HW methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2

SW methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.1

Compatibility factors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.1.1

Functionality (not related to timing) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.1.2

Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.1.3

HW Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.1.4

API interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.2

Applicable methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.2.1

Bit banging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.2.2

Combination of HW and SW control of GPIOs . . . . . . . . . . . . . . . . . . . . 9

2.3

Common principles of the methodology . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.3.1

Master vs. slave, clock signal aspects . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.3.2

Interrupts and DMA vs. bit-banging . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.4

Peripherals specific aspects of SW emulation . . . . . . . . . . . . . . . . . . . . . .11

2.4.1

SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.4.2

UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.4.3

I2C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.5

Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.5.1

UART duplex channel based on combination of HW and SW control

of GPIOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.5.2

SPI bit-banging sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.5.3

I2C master bit-banging sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3

Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20