Contents

AN4475

2/27

DocID026216 Rev 1

Contents

1

General information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1

Mission profile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.2

Safe state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.3

Failure indication time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.4

Error handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2

Functional safety requirements for application software . . . . . . . . . . . 7

2.1

Application software requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

2.2

Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

2.3

System Clock and Frequency-Modulated Phase-Locked Loop (FMPLL) . 7

2.4

General-Purpose Static RAM (SRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.5

FLASH memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.6

Interrupt Controller (INTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.7

Enhanced Direct Memory Access (eDMA) . . . . . . . . . . . . . . . . . . . . . . . . 10

2.8

Communication peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2.9

I/O peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

2.9.1

Read digital inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.9.2

Read PWM inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.9.3

Write digital outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2.9.4

Write PWM outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.9.5

Enhanced Time Processing Unit (eTPU2) . . . . . . . . . . . . . . . . . . . . . . . 14

2.10

Enhanced Queued Analog-to-Digital Converter (eQADC) . . . . . . . . . . . . 14

2.10.1

Double read analog inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.10.2

Additional mechanisms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.11

Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.12

Software Watchdog Timer (SWT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.13

Multi-Layer AHB Crossbar Switch (XBAR) . . . . . . . . . . . . . . . . . . . . . . . . 16

2.14

Peripheral Bridge (PBRIDGE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.15

Power Management Controller (PMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.16

Error Correction Status Module (ECSM) . . . . . . . . . . . . . . . . . . . . . . . . . 17

2.17

Periodic Interrupt Timer (PIT_RTI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

2.18

System Timer Module (STM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17