Contents

TN0108

2/26

Doc ID 15874 Rev 2

Contents

1

Summary of differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2

Memory and memory control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

2.1

SRAM size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

3

Pin configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

3.1

Additional GPIO on JTAG pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

3.2

Medium speed pad allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

3.3

Input/output state during and after reset . . . . . . . . . . . . . . . . . . . . . . . . . . 9

3.4

GPIO pin configuration in standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9

4

Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

4.1

Debug through LPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

4.2

JTAG operation in safe mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

4.3

Nexus configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

5

Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

5.1

Peripheral clock prescalers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

5.2

ADC register map change . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

5.3

ADC additional external result registers . . . . . . . . . . . . . . . . . . . . . . . . . . 12

5.4

ADC multiplex control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

5.5

ADC clock prescaler divider . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

5.6

ADC abort modification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

5.7

ADC offset calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

5.8

LINFlex slave configuration change . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

5.9

LINFlex slave filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

5.10

eMIOS additional modes and channel types . . . . . . . . . . . . . . . . . . . . . . 15

6

Reset and BAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

6.1

Reset Configuration Halfword (RCHW) . . . . . . . . . . . . . . . . . . . . . . . . . . 17

6.2

Correct reset event-disable feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

6.3

Write once protection of reset configuration registers . . . . . . . . . . . . . . . 18