iiiiiPEM

PEM

PEM

PEM

PEM

2.1 G

2.1 G

2.1 G

2.1 G

2.1 Gbbbbb SDRAM-DDR2

SDRAM-DDR2

SDRAM-DDR2

SDRAM-DDR2

SDRAM-DDR2

AS4DDR232M64PBG

AS4DDR232M64PBG

Rev. 1.3 6/09

2

Austin Semiconductor, Inc.

SDRAM-DDRII PINOUT TOP VIEW

,

123456789

10

11

12

13

14

15

16

A

DQ0

DQ14

DQ15

VSS

VSS

A9

A10

A11

A8

VCCQ

VCCQ

DQ16

DQ17

DQ31

VSS

A

B

DQ1

DQ2

DQ12

DQ13

VSS

VSS

A0

A7

A6

A1

VCC

VCC

DQ18

DQ19

DQ29

DQ30

B

C

DQ3

DQ4

DQ10

DQ11

VCC

VCC

A2

A5

A4

A3

VSS

VSS

DQ20

DQ21

DQ27

DQ28

C

D

DQ6

DQ5

DQ8

DQ9

VCCQ

VCCQ

A12/NC

DNU

DNU

DNU

VSS

VSS

DQ22

DQ23

DQ26

DQ25

D

E

DQ7

LDM0

VCC

UDM0

UDQS3 LDQS0 UDQS0

BA0

BA1

LDQS1 UDQS1

VREF

LDM1

VSS

NC

DQ24

E

F

CAS0\

WE0\

VCC

CLK0

LDQS3 UDQS3\ LDQS0\ UDQS0\

NC

UDQS1\ LDQS1\

RAS1\

WE1\

VSS

UDM1

CLK1

F

G

CS0\

RAS0\

VCC

CKE0

CLK0\

LDQS3\

VSSQ

VSSQ

VSSQ

VSSQ

NC

CAS1\

CS1\

VSS

CLK1\

CKE1

G

H

VSS

VSS

VCC

VCCQ

VSS

NC

VSSQ

VSSQ

VSSQ

VSSQ

NC

VCC

VSS

VSS

VCCQ

VCC

H

J

VSS

VSS

VCC

VCCQ

VSS

NC

VSSQ

VSSQ

VSSQ

VSSQ

NC

VCC

VSS

VSS

VCCQ

VCC

J

K

CLK3\

CKE3

VCC

CS3\

NC

NC

VSSQ

VSSQ

VSSQ

VSSQ

NC

CLK2\

CKE2

VSS

RAS2\

CS2\

K

L

NC

CLK3

VCC

CAS3\

RAS3\

ODT

NC

NC

NC

LDQS2\ UDQS2\ LDQS2

CLK2

VSS

WE2\

CAS2\ L

M

DQ56

UDM3

VCC

WE3\

LDM3

NC

NC

NC

NC

NC

NC

NC

UDM2

VSS

LDM2

DQ39

M

N

DQ57

DQ58

DQ55

DQ54

NC

NC

NC

NC

NC

NC

NC

UDQS2

DQ41

DQ40

DQ37

DQ38

N

P

DQ60

DQ59

DQ53

DQ52

VSS

VSS

NC

NC

NC

NC

VCC

VCC

DQ43

DQ42

DQ36

DQ35

P

R

DQ62

DQ61

DQ51

DQ50

VCC

VCC

NC

NC

NC

NC

VSS

VSS

DQ45

DQ44

DQ34

DQ33

R

T

VSS

DQ63

DQ49

DQ48

VCCQ

VCCQ

NC

NC

NC

NC

VSS

VSS

DQ47

DQ46

DQ32

VCC

T

123456789

10

11

12

13

14

15

Ground

Array Power

D/Q Power

Address

Data IO

Level REF.

CNTRL

ADDRESS-DNU

UNPOPULATED

NC

Note 1: Ball location D9 is reserved for future use on 64M x 64 in which it will be BANKSELECT2 ‘BA2’. Ball D10 is reserved for future use

on 128M x 64 in which it will be A13.

Important Note: It is recommended that no bias be applied to either the DNU or NC pins. They are not connected to any die pad but DNU &

NC pins may be shorted together in package.