HC705E5GRSSLASHD datasheet(7/148 Pages) NXP

7 / 148 page

Table of Contents

MC68HC705E5 — Rev. 1.0

General Release Speciﬁcation

Table of Contents

Section 6. Operating Modes

6.1

Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

6.2

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

6.3

Single-Chip Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

6.4

Self-Check Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

6.5

Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

6.5.1

Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

6.5.2

Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

6.5.3

Data-Retention Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

Section 7. Input/Output (I/O) Ports

7.1

Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

7.2

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

7.3

Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

7.4

Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

7.5

Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

7.6

Input/Output Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

Section 8. Timer

8.1

Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

8.2

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

8.3

Timer Control and Status Register . . . . . . . . . . . . . . . . . . . . . .57

8.4

Timer Counter Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59

Section 9. Phase-Locked Loop (PLL) Synthesis

9.1

Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61

9.2

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61

9.3

Phase-Locked Loop Control Register. . . . . . . . . . . . . . . . . . . .63

9.4

Operation During Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . .65

9.5

Noise Immunity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65

Freescale Semiconductor, Inc.

For More Information On This Product,

Go to: www.freescale.com

HC705E5GRS/D Datasheet(PDF) 7 Page - NXP Semiconductors

HC705E5GRS/D Datasheet(HTML) 7 Page - NXP Semiconductors

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL