UPSD3312D datasheet(13/272 Pages) STMICROELECTRONICS

13 / 272 page

Obsolete

Product(s)

- Obsolete

Product(s)

Obsolete

Product(s)

- Obsolete

Product(s)

UPSD33xx

List of tables

Doc ID 9685 Rev 7

13/272

Table 100.

CCON2 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

Table 101.

CCON3 register (SFR 0FCh, Reset Value 10h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

Table 102.

CCON3 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

Table 103.

PCA0 Control register PCACON0 (SFR 0A4h, Reset Value 00h) . . . . . . . . . . . . . . . . . . 159

Table 104.

PCACON0 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

Table 105.

PCA1 Control register PCACON1 (SFR 0BCh, Reset Value 00h) . . . . . . . . . . . . . . . . . . 160

Table 106.

PCACON1 register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

Table 107.

PCA Status register PCASTA (SFR 0A5h, Reset Value 00h) . . . . . . . . . . . . . . . . . . . . . 161

Table 108.

PCASTA register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

Table 109.

TCMMODE0 - TCMMODE5 (6 registers, Reset Value 00h). . . . . . . . . . . . . . . . . . . . . . . 162

Table 110.

TCMMODEx register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

Table 111.

TCMMODE register configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

Table 112.

UPSD33xx memory configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

Table 113.

General I/O pins on PSD module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

Table 114.

HDL statement example generated from PSDsoft for memory map. . . . . . . . . . . . . . . . . 172

Table 115.

VM register (address = csiop + offset E2h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178

Table 116.

CSIOP registers and their Offsets (in hexadecimal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180

Table 117.

Flash memory instruction sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184

Table 118.

Flash Memory Status bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187

Table 119.

Main Flash Memory Protection register definition (address = csiop + offset C0h) . . . . . . 193

Table 120.

Secondary Flash Memory Protection/Security register Definition (csiop+offset C2h) . . . 193

Table 121.

DPLD and GPLD inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

Table 122.

OMC port and data bit assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

Table 123.

Output Macrocell MCELLAB (address = csiop + offset 20h) . . . . . . . . . . . . . . . . . . . . . . 204

Table 124.

Output Macrocell MCELLAC (address = csiop + offset 21h) . . . . . . . . . . . . . . . . . . . . . . 204

Table 125.

Output Macrocell MCELLAB Mask register (address = csiop + offset 22h) . . . . . . . . . . . 204

Table 126.

Output Macrocell MCELLBC Mask register (address = csiop + offset 23h) . . . . . . . . . . . 204

Table 127.

Input Macrocell Port A (address = csiop + offset 0Ah) . . . . . . . . . . . . . . . . . . . . . . . . . . . 206

Table 128.

Input Macrocell Port B (address = csiop + offset 0Bh) . . . . . . . . . . . . . . . . . . . . . . . . . . . 206

Table 129.

Input Macrocell Port C (address = csiop + offset 18h) . . . . . . . . . . . . . . . . . . . . . . . . . . . 206

Table 130.

Port operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208

Table 131.

Port configuration setting requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209

Table 132.

MCU I/O Mode Port A Data In register (address = csiop + offset 00h). . . . . . . . . . . . . . . 210

Table 133.

MCU I/O Mode Port B Data In register (address = csiop + offset 01h). . . . . . . . . . . . . . . 210

Table 134.

MCU I/O Mode Port C Data In register (address = csiop + offset 10h). . . . . . . . . . . . . . . 210

Table 135.

MCU I/O Mode Port D Data Inregister (address = csiop + offset 11h) . . . . . . . . . . . . . . . 210

Table 136.

MCU I/O Mode Port A Data Out register (address =csiop+offset 04h) . . . . . . . . . . . . . . . 210

Table 137.

MCU I/O Mode Port B Data Out register (address = csiop + offset 05h) . . . . . . . . . . . . . 210

Table 138.

MCU I/O Mode Port C Data Out register (address = csiop + offset 12h) . . . . . . . . . . . . . 211

Table 139.

MCU I/O Mode Port D Data Out register (address = csiop + offset 13h) . . . . . . . . . . . . . 211

Table 140.

MCU I/O Mode Port A Direction register (address=csiop+offset 06h) . . . . . . . . . . . . . . . 211

Table 141.

MCU I/O Mode Port B Direction Inregister (address=csiop+offset 07h) . . . . . . . . . . . . . . 211

Table 142.

MCU I/O Mode Port C Direction register (address = csiop + offset 14h) . . . . . . . . . . . . . 211

Table 143.

MCU I/O Mode Port DDirection register (address = csiop + offset 15h) . . . . . . . . . . . . . . 211

Table 144.

Latched Address output, Port A Control register (address = csiop+offset 02h) . . . . . . . . 214

Table 145.

Latched Address output, Port B Control register (address = csiop+offset 03h) . . . . . . . . 215

Table 146.

Port A Pin Drive Select register (address = csiop + offset 08h) . . . . . . . . . . . . . . . . . . . . 217

Table 147.

Port B Pin Drive Select register (address = csiop + offset 09h) . . . . . . . . . . . . . . . . . . . . 217

Table 148.

Port C Pin Drive Select register (address = csiop + offset 16h) . . . . . . . . . . . . . . . . . . . . 217

Table 149.

Port D Pin Drive Select register (address = csiop + offset 17h) . . . . . . . . . . . . . . . . . . . . 217

Table 150.

Port A Enable Out register (address = csiop + offset 0Ch). . . . . . . . . . . . . . . . . . . . . . . . 217

Table 151.

Port B Enable Out register (address = csiop + offset 0Dh). . . . . . . . . . . . . . . . . . . . . . . . 218

UPSD3312D Datasheet(PDF) 13 Page - STMicroelectronics

UPSD3312D Datasheet(HTML) 13 Page - STMicroelectronics

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datasheet Download

Link URL